زدایش رایت
زدایش رایت (همچنین زدایش رایت-جنکینز) یک زدایش خاص برای نشانگری نقص‌ها در ویفرهای سیلیکونی نوع p و n با جهت <۱۰۰> و <۱۱۱> است که برای ساخت ترانزیستورها، ریزپردازنده‌ها، حافظه‌ها و سایر قطعات استفاده می‌شود. نشانگری، شناسایی و اصلاح چنین نقص‌هایی برای پیشرفت در مسیر پیش‌بینی شده توسط قانون مُور ضروری است. این توسط مارگارت رایت جنکینز (۱۹۳۶–۲۰۱۸) در سال ۱۹۷۶ در حالی که مشغول به کار در تحقیق و توسعه در شرکت موتورولا در فینیکس، AZ بود، توسعه یافت. در سال ۱۹۷۷ منتشر شد.[۱] این زدایش اسیدی نقص‌های انباشته‌سازی اکسایش-برنگیخته، نابجایی‌ها، گردش‌ها و خَش (به انگلیسی: striation) با کمینه ناهمواری سطح یا حفره‌داری (به انگلیسی: pitting) بُرونی را نشان می‌دهد. این عیوب علت‌های شناخته شده از اتصال کوتاه و نشت جریان در قطعات نیم‌رسانا تکمیل‌شده (مانند ترانزیستورها) در صورت دوسر پیوند عایق‌شده افت کند، هستند. سرعت زدایش نسبتاً کم (~۱ میکرومتر در دقیقه) در دمای اتاق کنترل زدایش را فراهم می‌کند. ماندگاری طولانی این زدایش اسیدی باعث می‌شود محلول در مقادیر زیاد ذخیره شود.[۱]
خلاصه
ویرایش
این فرایند زدایش یک روش سریع و قابل اعتماد برای تعیین یکپارچگی ویفرهای سیلیکونی جلا داده شده از پیش فرآوری شده یا نشان دادن نقص‌ها که ممکن است در هر نقطه از پردازش ویفر ایجاد شود، است. نشان داده شده‌است که زدایش رایت در نشان دادن نقص‌های انباشتگی و شکل‌های زدایش نابجایی در مقایسه با مواردی که توسط زدایش سِکو [۲] و سیرتل[۳] نشان داده شده‌است، برتر است.
این زدایش به‌طور گسترده در تحلیل خرابی قطعات الکتریکی در مراحل مختلف پردازش ویفر استفاده می‌شود.[۴][۵] در مقایسه، زدایش رایت اغلب زدایش اسیدی ترجیحی برای نشان دادن نقص‌ها در کریستال‌های سیلیکونی بود.[۴][۵]
منابع
ویرایش- ↑ ۱٫۰ ۱٫۱ Wright Jenkins, Margaret (May 1977) [1976-08-27, 1976-12-16]. "A New Preferential Etch for Defects in Silicon Crystals". Journal of the Electrochemical Society. Motorola Incorporated, Motorola Semiconductor Products Group, Phoenix, Arizona, USA: The Electrochemical Society (ECS). 124 (5): 757–759. doi:10.1149/1.2133401. Retrieved 2019-04-06.
- ↑ Sirtl, Erhard; Adler, Annemarie (August 1961). "Chromsäure-Flussäure als Spezifisches System zur Ätzgrubenentwicklung auf Silizium". Zeitschrift für Metallkunde (ZfM) (به آلمانی). 52 (8): 529–534. NAID 10011334657.
- ↑ Secco d'Aragona, F. (July 1972) [1971-12-20, 1972-03-03]. "Dislocation Etch for (100) Planes in Silicon". Journal of the Electrochemical Society. The Electrochemical Society (ECS). 119 (7): 948–951. doi:10.1149/1.2404374.
- ↑ ۴٫۰ ۴٫۱ Su, Garth K.; Jin, Da; Kim, Sung-Rae; Chan, Tze-Ho; Balan, Hari; Lin, Yung-Tao; Han, Kyung-Joon; Hsia, Steve (December 2003). "CMOS: Defect Avoidance - Pipeline Defects in Flash Devices Associated with Rings OSF" (PDF). Semiconductor Manufacturing: 144–151. Archived from the original (PDF) on 2016-03-03. Retrieved 2019-04-06.
- ↑ ۵٫۰ ۵٫۱ "Chapter 6". Defect Etching in Silicon. 2002. Archived from the original on 2019-04-06. Retrieved 2019-04-06.